Senior Principal Verification Engineer

Sr Principal Digital Verification Engineer Location: Montreal, Ottawa, Toronto At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Job Overview This is an opportunity to join a dynamic and growing team of experienced engineers developing high-performance physical IP for industry-standard protocols. The candidate will primarily be responsible for leading a team of engineers in the verification of digital RTL and development of re‑usable verification components and environments. The successful candidate will be a highly motivated self‑starter with strong leadership qualities. It is also expected that the candidate will contribute to all aspects of digital verification including flow development, test plan development and execution, functional coverage closure, and code coverage closure. The ideal candidate will have a fundamental understanding of the end‑to‑end verification flow so they can accurately and efficiently communicate with all members of the technical staff regarding overall project development progress and status. The most successful candidates will demonstrate excellent command of fundamental logic principles as well as excellent problem‑solving and communication skills. The candidate should be able to work as part of a focused team of engineers and collaborate successfully with design teams, verification teams, project management, and digital and analog design teams in multiple worldwide geographies. The Cadence Silicon Solutions Group (SSG) develops leading‑edge Intellectual Property (IP) for a variety of high‑tech markets. Job Responsibilities Project planning and progress tracking Leading a team of 5–15 engineers in the execution of verification tasks Definition and management of verification plans (vPlans) using Cadence vManager tools Architecture of verification environments for complex IP such as multi‑protocols PHY Development of UVM‑SV scoreboards for self‑checking regressions Development of functional coverage as part of metric‑driven verification environments Development of SystemVerilog assertions for use in formal and simulation environments Creation and management of automated regression environments, e.g., Jenkins Participation in technical review meetings and checklist reviews Close collaboration with design engineers to debug complex test scenarios Job Qualifications Degree in Electrical/Electronic Engineering, Microelectronics, or a related discipline 12+ years’ experience in the microelectronics/EDA industry Experience with Verilog RTL design (essential) Experience with metric‑driven verification (MDV) (essential) Excellent oral and written English (essential) Exposure to standard protocol knowledge for any of the following areas: PCIe, USB, SATA, Ethernet, Display Port, HDMI Self‑motivated with excellent planning, interpersonal, and communication skills Cadence is an equal‑opportunity employer committed to hiring a diverse workforce. Titre: Concepteur Principal Senior en vérification numérique Localisation: Montreal, Ottawa, Toronto Description Cadence Design Systems est à la recherche de candidats d’excellence pour joindre une équipe expérimentée et dynamique d’ingénieurs en charge du développement d’IP au service des standards de l’industrie. Le candidat aura la charge de diriger une équipe dans la vérification de modules numériques RTL et du développement de modules de vérification réutilisables. Le candidat sera aussi amené à contribuer à toutes les phases du processus de vérification : élaboration du plan de vérification, codage des points de couverture, génération de stimuli et analyse de couverture. Le candidat devra posséder des connaissances avancées des méthodes de design et de vérification des composantes numériques. Il devra être autonome, dynamique et démontrer de très bonnes qualités de communication. Le groupe de design IP est une équipe multidisciplinaire composée d’ingénieurs provenant de divers sites à travers le monde. Faisant partie du groupe de vérification, le candidat sera amené à collaborer avec diverses disciplines et phases de la réalisation complète d’IP matériel : design numérique et analogique, design physique, production, etc. Le groupe de design IP est une organisation grandissante. Le catalogue complet se trouve au site suivant : http://ip.cadence.com/ipportfolio/ip-portfolio-overview. Responsabilités Planification et suivi de projet Diriger une équipe de 5–15 personnes dans l’exécution d’un projet de vérification Définition et maintenance des plans de vérification en utilisant la suite d’outils de Cadence tel que vManager Design et architecture d’environnements de vérification pour des IP supportant une large gamme de fonctionnalités et de protocoles Développement de composantes de vérification à l’aide du langage SV‑UVM Développement de couverture fonctionnelle Développement d’assertions en SystemVerilog pour la vérification formelle Gestion de régression de tests automatisés Participation à des revues techniques Travailler en étroite collaboration avec d’autres équipes de différentes disciplines Expérience Recherchée Baccalauréat en Ingénierie électrique, sciences appliquées ou domaine connexe. Maîtrise en génie électrique, sciences appliquées ou domaine connexe (préférable) 12 ans et plus d’expérience dans le domaine de la microélectronique Connaissance avancée des principes de vérifications numériques Connaissance avancée des langages de vérification matérielle (notamment SV‑UVM) Connaissance avancée des langages d’assertions (notamment SVA) Connaissance des principes de design mixtes Connaissance des principes de vérification pour des designs comportant différents domaines d’alimentation Cadence est une employeuse qui souscrit à l’égalité des chances et qui s’engage à embaucher une main‑d’oeuvre diversifiée. We’re doing work that matters. Help us solve what others can’t. We welcome applications from candidates with disabilities and in equity seeking groups. If you have accessibility needs during the application and interview process, we encourage you to make your needs known. #J-18808-Ljbffr