Lead Verification Engineer

At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Job Title Lead Verification Engineer Location Montreal, Ottawa, Toronto Overview This is an opportunity to join a dynamic and growing team of experienced engineers developing high-performance physical IP for industry-standard protocols. The successful candidate will be a highly motivated self-starter who is able to work independently to complete assigned tasks within required project timelines with high quality. Responsibilities Primary responsibility for verification of digital RTL and development of reusable verification components and environments. Contribute to all aspects of digital verification including flow development, test plan development and execution, functional coverage closure, and code coverage closure. Collaborate with design teams, verification teams, project management, and digital and analog design teams across worldwide geographies. Work full-time in the Montreal, Quebec, Canada office and travel 5% or less as required by job function. Qualifications Minimum Experience Bachelor of Science in Electrical/Computer Engineering or Computer Science Understanding of verification architecture and methodologies Understanding of Metric Driven Verification Understanding of Universal Verification Methodologies Understanding of the identification, planning and creation of functional coverage and checks Understanding of System Verilog Assertions (SVAs) Understanding of digital design flow Preferred Experience Master of Science in EE/CPE/CSC Experience with SystemVerilog UVM coding language Experience with scripting languages such as Python, Perl, Ruby, Sed, or Awk Exposure to Standard Protocol knowledge for any of the following areas: PCIe, USB, SATA, Ethernet, Display Port, HDMI Exposure to Formal Verification Technologies Exposure to Mixed Signal Design experience Experience with Cadence tools experience Exposure to Low Power verification experience using CPF or UPF Cadence is an equal-opportunity employer committed to hiring a diverse workforce. Titre: Concepteur en Vérification Numérique Localisation: Montreal, Ottawa, Toronto Description Cadence Design Systems est à la recherche de candidats d’excellence pour joindre une équipe expérimentée et dynamique d’ingénieurs en charge du développement d’IP au service des standards de l’industrie. Responsabilités Vérification de modules numériques RTL et développement de modules de vérification réutilisables. Contribuer à toutes les phases du processus de vérification: élaboration du plan de vérification, codage des points de couverture, génération de stimuli et analyse de couverture. Collaborer avec diverses disciplines et phases de la réalisation complète d’IP matériel: design numérique et analogique, design physique, production, etc. Travailler à temps plein au bureau de Montreal, Québec, Canada et voyager 5 % ou moins comme requis par les fonctions. Expérience minimum Baccalauréat en Ingénierie électrique, sciences appliquées ou domaine connexe. Compréhension des principes de base de la vérification de composantes numériques. Compréhension de base de la vérification basée sur les métriques (Metric Driven Verification). Connaissance des Méthodes de Vérification Universelles (UVM). Connaissance du langage d’assertions SystemVerilog (SVAs). Compréhension de base du flot de design numérique. Expérience recherchée Maîtrise en génie électrique, sciences appliquées ou domaine connexe. Expérience avec le langage de vérification SystemVerilog UVM. Expérience avec différents langages de script tel que Python, Perl, Ruby, etc. Connaissance de base des protocoles de transfert de données tel que PCIe, USB, SATA, Ethernet, Display Port, HDMI. Connaissance de base des techniques de vérification formelle. Connaissance de base des composantes mixtes (analogiques/numériques). Cadence est une employeuse qui souscrit à l’égalité des chances et qui s’engage à embaucher une main-d’oeuvre diversifiée. We’re doing work that matters. Help us solve what others can’t. We welcome applications from candidates with disabilities and in equity seeking groups. If you have accessibility needs during the application and interview process, we encourage you to make your needs known. #J-18808-Ljbffr